您好,欢迎光临!   请登录 免费注册    
  您的位置:电子变压器资讯网 > 资讯中心 >  技术文章 > 正文
高速数字电路电源系统的电磁兼容研究
[发布时间]:2010年7月27日 [来源]:电子变压器资讯网 [点击率]:30997
【导读】: 随着实时信号处理的速率不断加快,数字电路系统的时钟频率也随之增加。同时,半导体工艺的改进,也使得电路系统中信号边沿速率提升到ns级甚至更高的级别。快速的信号边沿变化使得电路信号产生振铃、反射、串扰...


对于ESR来说也是同样的,如果要更有效的对一个电源分布系统去耦,使用一个ESR尽可能小的电容会更有效果。为了便于说明,我们将实际的寄生电阻ESR写到公式(2)中:


          (7)


这就意味着不管电容怎样增大,ESR都会产生电压降。在实际应用中,我们必须增加电容值并减小ESR以尽可能的减小电源分布系统的纹波噪声。同时,公式(2)和(7)表述了在高频的情况下,大电容不会对减少电压降有太大的作用。反而,公式(6)表明减小感抗比较增大电容有更明显的效果。


2去耦电容的选择
在低频范围(几十MHz),电容呈现容性,高电容(并且有着低的ESR)将会有助于减少纹波噪声。添加去耦电容可以在一个特定的频率内减小纹波电压:

投稿箱:
   电子变压器、电感器、磁性材料等磁电元件相关的行业、企业新闻稿件需要发表,或进行资讯合作,欢迎联系本网编辑部QQ: , 邮箱:info%ett-cn.com (%替换成@)。
第一时间获取电子变压器行业资讯,请在微信公众账号中搜索“电子变压器资讯”或者“dzbyqzx”,或用手机扫描左方二维码,即可获得电子变压器资讯网每日精华内容推送和最优搜索体验,并参与活动!
温馨提示:回复“1”获取最新资讯。