您好,欢迎光临!   请登录 免费注册    
  您的位置:电子变压器资讯网 > 资讯中心 >  技术文章 > 正文
高速数字电路电源系统的电磁兼容研究
[发布时间]:2010年7月27日 [来源]:电子变压器资讯网 [点击率]:34602
【导读】: 随着实时信号处理的速率不断加快,数字电路系统的时钟频率也随之增加。同时,半导体工艺的改进,也使得电路系统中信号边沿速率提升到ns级甚至更高的级别。快速的信号边沿变化使得电路信号产生振铃、反射、串扰...


                 (2)


公式(2)说明了吸取电流导致的电压降V。正如大多数的CMOS电路,IC只有在晶体管开关时才会汲取电流。这意味着当IC开关时就汲取电流,会产生一个电压降而造成电源分布系统的电源纹波噪声。进一步看,随着处理器速度的增加,纹波噪声也会由于更多的逻辑状态吸收电流而相应的大量增加。


随着电路系统时钟频率的增加,很多情况就不能按照理想的电容器来考虑了。一个实际的电容不论是陶瓷电容还是电解电容,都可以被简化成一个串联RLC的模型。一个电容模型包括自身的电容C,还包括了等效的串联电感 ESL 和等效串联电阻ESR这两个重要的参数。这个串联模型的阻抗幅值是:


 (3)

投稿箱:
   电子变压器、电感器、磁性材料等磁电元件相关的行业、企业新闻稿件需要发表,或进行资讯合作,欢迎联系本网编辑部QQ: , 邮箱:info%ett-cn.com (%替换成@)。
第一时间获取电子变压器行业资讯,请在微信公众账号中搜索“电子变压器资讯”或者“dzbyqzx”,或用手机扫描左方二维码,即可获得电子变压器资讯网每日精华内容推送和最优搜索体验,并参与活动!
温馨提示:回复“1”获取最新资讯。