您好,欢迎光临!   请登录 免费注册    
  您的位置:电子变压器资讯网 > 资讯中心 >  技术文章 > 正文
高速数字电路电源系统的电磁兼容研究
[发布时间]:2010年7月27日 [来源]:电子变压器资讯网 [点击率]:14314
【导读】: 随着实时信号处理的速率不断加快,数字电路系统的时钟频率也随之增加。同时,半导体工艺的改进,也使得电路系统中信号边沿速率提升到ns级甚至更高的级别。快速的信号边沿变化使得电路信号产生振铃、反射、串扰...


现在让我们定性的查看一下数字电源分布系统的ESL的效应。


               (5)


               (6)


公式(5)说明了电流I的变化会造成电源分布系统电压V的下降。在大多数的CMOS电路中,IC在晶体管开关的时候汲取电流,这就意味着当IC开关,电流上就有一个变化,这就导致电源分布系统中的纹波。正如前所证明的,PDS中的纹波会造成系统的错误。要减少高频下的这些错误,就要尽可能的使用最低ESL的去耦电容。从公式(6)可以很明显地看出来,ESL的减少会带来电压V的减小,即是纹波电压的减小。

投稿箱:
   电子变压器、电感器、磁性材料等磁电元件相关的行业、企业新闻稿件需要发表,或进行资讯合作,欢迎联系本网编辑部QQ: , 邮箱:info%ett-cn.com (%替换成@)。
第一时间获取电子变压器行业资讯,请在微信公众账号中搜索“电子变压器资讯”或者“dzbyqzx”,或用手机扫描左方二维码,即可获得电子变压器资讯网每日精华内容推送和最优搜索体验,并参与活动!
温馨提示:回复“1”获取最新资讯。