您好,欢迎光临!   请登录 免费注册    
  您的位置:电子变压器资讯网 > 资讯中心 >  技术文章 > 正文
高速数字电路电源系统的电磁兼容研究
[发布时间]:2010年7月27日 [来源]:电子变压器资讯网 [点击率]:18066
【导读】: 随着实时信号处理的速率不断加快,数字电路系统的时钟频率也随之增加。同时,半导体工艺的改进,也使得电路系统中信号边沿速率提升到ns级甚至更高的级别。快速的信号边沿变化使得电路信号产生振铃、反射、串扰...


现在要找到一个ESL为45pH的表贴陶瓷电容还是比较困难的,普通的表贴电容的寄生电感还是nH级的。反之来说,设计者要想达到这一电感量和目标阻抗,首先要选择一个寄生电感足够小的电容(在较高频率的去耦方面,电容量的选择并不起到首要的作用,但是假如给定了最低的ESL,我们必须选择最高的可能容值。因为这样能够在较宽的频率范围内减小阻抗值)。足够数量的低电感电容必须被并联放置,但是往往需要放置的电容比电路板空间所允许的更多。


3 去耦电容的PCB设计
在印制电路板上,芯片-盘垫-走线所形成的环路电流所造成的电感则大得多。连接去耦电容到电源轨道的走线电感要比电容上的寄生电感明显要大。通常的经验数据是走线电感为10nH/in.。因此当其被安装到这种高电感的安装结构中,一个低电感电容的高频去耦性能会显著的降低。普通的表贴电容的ESL基本都是nH级的,而走线、焊盘设计所带来的寄生电感的增加要比电容自身的 ESL 明显得多。在现在的高频去耦应用中,最小化环路电感也是至关重要的。一种最小化环路电感的方式是减少环路区域的大小。对布局来说,将电源轨道走得越近越好,甚至是将电源轨道走在IC之下,这样就可以减少环路区域的面积。尽管如此,对高频去耦来说,其性能还是会受限于走线和电源轨道的电感。通过使用过孔在盘垫中的方式,环路电感还可以进一步的降低。


在最优的盘垫设计下,主导电感的是过孔和电容的高度。过孔就像是一个天然的电感线圈一样。过孔的电感值正比于其长度和直径。通过一个过孔(8mil)穿过60mil的电路板连接一个去耦电容能够增加1nH的电感。此外,电流传送的垂直距离会增加环路的大小从而增加电感量。最优的盘垫设计和最小化电容顶部到电源和地层的距离,这样和去耦电容相关的电感就被减到最小。

投稿箱:
   电子变压器、电感器、磁性材料等磁电元件相关的行业、企业新闻稿件需要发表,或进行资讯合作,欢迎联系本网编辑部QQ: , 邮箱:info%ett-cn.com (%替换成@)。
第一时间获取电子变压器行业资讯,请在微信公众账号中搜索“电子变压器资讯”或者“dzbyqzx”,或用手机扫描左方二维码,即可获得电子变压器资讯网每日精华内容推送和最优搜索体验,并参与活动!
温馨提示:回复“1”获取最新资讯。