业界对于2012年的EDA产业趋势预测：
‘DIY’的EDA流程将在2012年起飞
当Verific自2001年起开始提供(System)Verilog和VHDL解析器(parsers)时，许多EDA公司也纷纷快速跟进。许多半导体公司内部的CAD团队和FPGA公司的客户支援设计工具都起而仿效，特别是当他们意识到重用Verific的解析器，会比自行建构要来得更有效率时。在2012年，没有内部EDA开发的半导体和系统设计业者，也将能针对他们的环境建构独特的EDA工具。随着最近陆续问世的PerlAPI到SystemVerilog和VHDL前端等工具，设计人员不必具备C++等专有知识，便能使用符合IEEE标准的解析器。因此，2012年，建立自有的SystemVerilog设计工具将成为该产业的趋势之一。
--MichielLigthart，VerificDesignAutomation营运长
硬体模拟市场成长18%
许多历史悠久的EDA技术并没有显著进展，但硬体模拟(emulation)显然是其中一大例外。据GarySmithEDA分析公司于2011年9月发布的调查，emulation市场在2009~2012年几乎成长了一倍，仅2012年便成长了18%。促成此一增长的主要原因有三个：现有的emulation使用者需要更大型的硬体模拟器(emulator);新客户发现他们不能缺少emulator;以及随着设计进展，这项工具也成为建构FPGA原型中不可或缺的要角。
--MentorEmulation
SoC功能验证将成为EDA领域的主要议题
在晶片设计中，验证一直是最耗费时间的一项过程。行动运算和通讯元件的爆炸性需求推动SoC设计快速增长;嵌入式处理器中的软体驱动部份也让SoC验证问题变得日益困难。
传统的事务级验证方法已经无法满足SoC系统级的测试需求，验证工程师仍必须进行耗费时间的手动测试任务。在缺乏自动化解决方案和面临严苛的上市时程压力下，这些手动测试仅能满足整个系统验证的冰山一角罢了。而在2012年，业界将开始探讨一种崭新的解决方案，这种方案将自动进行SoC验证，进而实现完整的系统级验证。
-AdnanHamid，BrekerVerificationSystems执行长
软体将在系统设计扮演更重要角色好吧，虽然这听起来并不是什么新概念，但事实是目前软体被运用的程度正大幅提升，不仅仅在先进SoC设计中用于驱动高层决策，在低层决策应用中也一样。愈来愈多的设计团队运用软体来做出关键决策，且通常是针对硬体设计师和架构师的专属领域。随着愈来愈多的后端制程在整个设计流程中不断被整合或消除，加上许多问题都必须在设计过程的初期解决，未来软体将在晶片验证和功率分析过程中扮演愈来愈关键的角色。
--BillNeifert，CarbonDesignSystems技术长
基于FPGA的应用持续提升
我认为，这个产业正持续朝着良好地整合既有设计和基于FPGA原型解决方案的方向发展。FPGA对多高性能应用来说都极具吸引力，如软体定义无线电(SDR)、电脑视觉和高速马达控制等。然而，最近的BDTI分析报告指出，FPGA的复杂性拉高了许多嵌入式应用的开发成本。系统级设计环境的进展、自动化程式码产生，以及原型硬体能够逐步缓解此一问题，但截至目前，我们仍然无法整合完整的设计、验证和即时测试解决方案，以便让FPGA能拓展到更广泛的系统和嵌入式设计领域中。不过，2012年起，这些解决方案将陆续问世，我们将看到更多新产品出现，加速此一趋势的发展。
--KenKarnofsky，MathWorks资深讯号处理应用分析师
云端运算将为EDA工具带来显著进展
对许多EDA任务而言，云端运算似乎是一种很自然的执行平台，特别是在验证领域。过去，由于安全性和控制因素考量，许多公司拒绝云端运算。但这些拒绝将带来和十多年前一样的结果──愈来愈多工作外包给印度和中国。最终，经济压力将胜过一切，我们已经看到云端运算趋势正开始发生…
--BillNeifert，CarbonDesignSystems技术长
更多SoC设计和对系统级验证的需求将推动业界采用情境模型验证
包含更多模组、IP和嵌入式处理器的全新SoC元件意味着复杂度更高的系统，而且需要整个SoC，而非个别模组进行验证。不幸的是，现有的验证方法仍然很难做到这一点。而现在，愈来愈多的验证工程师正开始使用一种基于‘情境建模’(scenariomodeling)的全新方法，来实现系统级的SoC功能验证。情境建模是从指定期望的结果开始，而后使用自动化技术来产生可达到这些期望和比较系统响应和预期响应的激励(软体)。