自从进入28nm制程以来，赛灵思每次新品的发布几乎都是一次里程碑的突破。近日，赛灵思采用堆叠硅片互联 （SSI） 技术，再次发布了一款具有里程碑意义的产品——采用2.5D IC堆叠技术打造的全球容量最大的Virtex-7 2000T FPGA。据悉，赛灵思是全球第一家部署2.5D堆叠硅片互联技术的企业。 “2.5D是一个非常大的转折点，Virtex-7 2000T FPGA将加速替代ASIC和ASSP。”赛灵思全球高级副总裁亚太地区执行总裁汤立人表示。

赛灵思全球高级副总裁亚太区执行总裁汤立人（中）、赛灵思亚太区上销售与市场总监张宇清（左）与赛灵思公司产品市场营销总监Brent Przybus（右） 

超越摩尔定律  Virtex-7 2000T成FPGA新标杆

据汤立人介绍，Virtex-7 2000T FPGA是利用68亿个晶体管打造的世界容量最大的可编程逻辑器件，为客户提供了无与伦比的200万个逻辑单元，相当于2,000 万个 ASIC 门，专门针对系统集成、ASIC 替代以及 ASIC 原型和模拟仿真的市场需求。

正是因为SSI技术的应用才成就了赛灵思大容量FPGA，而2.5D IC堆叠技术的率先应用，使得赛灵思能够为客户提供两倍于同类竞争产品的容量并超越摩尔定律的发展速度。

“对于客户而言，Virtex-7 2000T FPGA发布的重大意义在于如果没有堆叠硅片互联技术，至少要等演进到下一代工艺技术，才有可能在单个FPGA中实现如此大的晶体管容量。现在，有了 Virtex-7 2000T FPGA， 客户能立即为现有设计增添新的功能，不必采用 ASIC，单个FPGA 解决方案就能达到3-5个FPGA 解决方案的功能，因而可大幅降低成本。”汤立人说，“采用我们的最大容量FPGA进行原型设计和构建系统仿真器，和通常的更新换代速度相比，至少可以提前一年时间。”这对需要大容量ASIC的厂商无疑是一大利好。

“客户利用赛灵思 Virtex-7 2000T FPGA可以替代2000万门的ASIC产品。”汤立人称，在 28nm 工艺技术节点，ASIC 或 ASSP 的NRE超过 5,000 万美元，这比40nm ASIC的投入增加了40%，而ASIC 修改则可能将成本再提升近一半。因此，除非面向最稳定的大批量市场应用，否则 ASIC 和 ASSP 的设计只会越来越少被采用。此外，竞争和缩短产品上市时间等这些市场压力也为定制 ASIC 的开发带来了挑战。在此情况下，用一个 Virtex-7 2000T 器件来替代 ASIC，就能实现所需要的系统性能和功能。

据汤立人透露，Virtex-7 2000T已经开始供货。“这款产品的需求非常大，不同行业的客户都非常重视这款产品。我们已经供货给无线通信领域的客户，此外，日本的一家厂商还用这款产品去做裸眼3D TV的核心芯片。”

3D IC技术商用面临三大挑战 2.5D IC堆叠技术引领潮流

3D IC在半导体业界已经不算稀奇，一年前，赛灵思就与业界分享过3D IC的技术，但为什么现在变成了2.5D堆叠封装？2.5D 堆叠技术会成为3D中间的过渡技术吗?赛灵思又是如何看待3D IC堆叠技术的发展前景？对此，汤立人一一作了解释。

2.5D是指在无源器件上堆叠有源芯片，而3D IC是指在有源芯片上堆叠有源芯片。汤立人表示，目前做3D主要面临诸多挑战，其中有三个是当前的主要难点。首先，3D是垂直的堆叠，把两个主动IC用微凸块（micropum）连在一起，微凸块是一种新兴技术，中间有非常多的挑战，两个硅片之间有应力。举例来说，两个芯片本身的膨胀系数有可能不一样，中间连接的微凸块受到的压力就很大，一个膨胀快，一个膨胀慢，应力就比较大。第二，硅通孔（TSV)也有应力存在，会影响周围晶体管的性能。第三，热管理，如果两个都是主动的IC，散热就成为很大的问题。所以对于3D，这三个问题是整个行业需要解决的。

“2.5D的硅中介层是被动的，中间没有晶体管，不存在TSV应力以及散热问题，所以可以代替3D的技术。但是，不是所有公司都可以用到这个技术，如果中间连线太长，就需要晶体管。赛灵思有一个架构，可以非常容易地应用2.5D。” 汤立人解释道。