随着数字信号处理(Digital Signal ProcESSor，DSP)技术的发展，DSP已被广泛应用于雷达、通信等领域。虽然DSP经历了几代的发展，运算速度和能力都有了很大的提高，但在很多情况下，单片DSP已经不能满足实时处理的要求，必须寻求多片DSP并行处理的方案。
从系统结构出发可以将并行系统分为共享存储器并行系统和分布存储器并行系统。AD公司推出的SHARC系列DSP芯片同时支持这二种并行处理器结构。通常，将AD公司的一系列双位高性能浮点DSP称为SHARC(Super Harvard Architecture)。对于共享存储器系统，通过SHARC间的外部共享总线实现。对于分布存储器系统，通过2个SHARC间的链路口直接连接，实现DSP间点对点的通信。
然而，不能认为将多个SHARC互相进行硬件连接就实现了并行处理。真正的并行处理应该是使互连的各个DSP能够协调工作，缩短系统处理的时间。这需要并行系统中SHARC间能完成数据流的传递。并行系统中各个SHARC间数据流的传递同数据处理同等重要。本文针对这二种并行方式，分别给出了软件的设计方法和设计技巧，并且给出了针对ADSP2116X的程序实现。
1 共享存储器并行系统的设计
SHARC为多处理器系统提供了强大的支持，用户可以在不附加任何外围电路的情况下构成共享存储器并行系统。SHARC具有一套巧妙的分布式总线仲裁机制。使用2～6片SHARC把各SHARC的相应引脚相连就可以共享外部总线。每片SHARC都可以访问其他SHARC的片内存储器，还可以通过设置IOP寄存器启动其他SHARC的DMA操作。
组成共享存储器并行系统时，每一个SHARC都有一个惟一的标识：ID2～0，取值范围为000～110。ID=001表示该SHARC为1号DSP，ID=010表示该SHARC为2号DSP，依此类推。ID=000表示是单DSP系统。在多DSP系统中，ID=001号的DSP是必须存在的，这是DSP加载成功以后的主处理器。
在共享存储器系统中，任何时刻都只有一片SHARC可以驱动外部总线，该SHARC就被称为主处理器。其余的从SHARC如果需要访问总线，则必须先申请总线。主处理器如果此时没有数据传递或者总线占用时间到，就会释放总线控制权，把自己的外部总线驱动为三态，完成总线控制权的转移。
主处理器对从SHARC的内存访问和对自己的内存访问一样简单，既可以通过内核直接读写完成，也可以通过外部口DMA实现。在共享存储器并行系统中，每一片SHARC根据自己的ID号都有一个映射的多处理器存储空间。例如对于ADSP2116X，ID=001的SHARC对应的多处理器存储空间为0x100000～0x1F FFFF，ID=010的SHARC对应的多处理器存储器空间为0x20 0000～0x2F FFFF等。共享存储系统的LDF文件与单DSP系统有些不同。下面给出它的一个示例(以2个SHARC为例)。
例1：共享存储器系统LDF文件。
ARCHITECTURE(ADSP-21160)
SEARCH_DIR(＄ADI_DSP211xxlib)
MPMEMORY{
DSP1{START(0X100000)}//第一片DSP在多处理
//器空间的映射地址
DSP2{START(0X200000)} }//第二片DSP在多处理
//器空间的映射地址
MEMORY
{pm_rsTI { TYPE(PM RAM)START(0x00040004)END
(0x0004000f)WIDTH(48) }
pm_code { TYPE(PM RAM)START(0x00040100)END
(0x00049fff)WIDTH(48) }
dm_data { TYPE(DM RAM)START(0x00050000)END
(0x00059fff)WIDTH(32) } }
PROCESSOR DSP1
{LINK_AGAINST(DSP2.DXE)//需要重新连接的
//DSP2的目标文件
OUTPUT(DSP1.DXE)//DSP1输出的目标文件
…… //和单DSP系统相同，故略去，下同
}
PROCESSOR DSP2