图 3 显示了一个 PCIe 卡的断电时序。PERST#初始化关断，使器件能够以可控的方式在供电电源衰减之前断电。如果卡在插槽通电时突然拔出，器件将突然断电，这可能会导致灾难性的后果。因而，应当小心设计电路板，使它们能够处理突然的拔出并以可控的方式使电路板断电。

设计 PCIe 电源管理时需要应对大量挑战。例如：

浪涌电流随每个电电而电化，但是不能有任何瞬电超电 PCIe 最大的电源电流电范。浪涌电流的幅度和持电电电取决于电路板的电入电容和其他各种因素，如 FPGA 或 ASIC 的启电电流。

电电每个电用，卡可能需要不同的电插拔控制器电路。

定时可能会延电到超电 100ms PERST#信号，延电复位电序、电电电源上电、FPGA 配置电电和 CPU 复位。

设电必电足电快，以至于在电拔出电能电瞬电响电并使电路板断电，从而不破坏系电。

所有电源都电电电欠电和电电条件，从而保电工作数据的完整性。

电源电序电电是灵活的，因电它电于每个电用而言是唯一的，需要根据电电更改的需要而改电。

包含 CPU 等复电芯片的电路板通常在 I/O 电电初始化前需要一个电定的内核电电。

分立设计的限制

这些挑战如何解决?传统的设计 PCIe 卡电源管理的方法是使用一个分立的解决方案。图4 说明了这样一个方法，热插拔控制器、定序器、监控器、复位发生器和看门狗定时器都单独实现。然而，这种方法有严重的缺点。分立的实现方案需要研究数据手册，以便从广泛的器件中进行选择。分立的设计不灵活，因为任何设计上的变化或者一个不同的应用，都将需要不同的分立器件组合。依靠 R/C 网络建立的时序和控制电路，它们的时序将会随着元器件、使用时间和电源电压的变化而改变。最后，由于来自多个厂商的器件之间的互操作性问题，导致分立设计对诸如意外拔出等故障情况的响应速度慢。

集成的解决方案

电源管理集成到一个系统能显著降低成本，不仅可以提供所有电源管理功能，而且避免了相同功能的重复实现。共享资源的功能可以合并。例如，多个电压监控器、定序器、热插拔控制器、复位发生器集成电路和微调和裕度的功能，可以使用一块集成电路实现。一个非常精确的带隙基准可以由多种功能共享，进一步降低成本而不牺牲准确性和可靠性。更重要的是，集成将消除分立解决方案中的通信时间延迟。可以在几十微秒内实现故障响应，而不是使用微处理器监控的系统通常所需的几百毫秒。微调、裕度和电压测量可以通过添加一个 ADC 和一个 DAC 轻松实现。

ASIC 可以结合一些电源管理所需的分立器件。但是，它们通常需要一些额外的集成电路，包括一个微处理器来实现解决方案，并且还包括一些不属于该应用所需的功能。此外，基于 ASIC 的解决方案很难仿真，而且作为一种“固定”的方法，它要求任何更改都在电路板外实现。

另一种更有效的方法是使用一个单一的集成电源管理 IC。通过集成所有的电源管理功能，解决了分立解决方案的几个关键问题。来自不同供应商的独立器件所引起的内部通信以及对系统错误情况响应慢的问题得到缓解：可以在短短几微秒内进行处理。整体成本也降低了，因为关键的功能由几个通道共享。

例如，莱迪思 POWR1014A 集成了 10 个可编程电压监控器，使用一个带隙基准，实现了所有通道 0.3%的电压监测精度。

                         图5 POWR10414A 结构

内部时钟和内置数字定时器解决了使用外部 R/ C 网络的器件所引起的不精确的问题。数字 I/O、可编程定时器和 CPLD 内核监测 PERST#和 PRSNT#，并且产生特定卡的时序以确保正确的时序和配置。根据输入可以产生额外的信号，通知系统复位或欠压情况。POWR1014A 包含两个充电泵，用于控制 N 沟道的 MOSFET。通过改变栅极电压和充电率，同时监控系统的电流和电压以保证满足 PCIe 的限制，可以很容易地为每个应用定制热插拔功能。CPLD 内核可以轻松地为各种应用、电路板和供应商更改而修改设计。使用莱迪思的 PAC- Designer 设计软件，可以很容易地配置输入和输出，对 CPLD 内核进行编程。